Samsung công bố ra mắt công nghệ đúc chip mới, bao gồm hai nút cao cấp SF2Z (2 nm) và SF4U (4 nm) dành cho chip HPC và AI.
Samsung Electronics, một trong những công ty bán dẫn hàng đầu thế giới, đã giới thiệu những cải tiến trong công nghệ đúc tại sự kiện Diễn đàn Samsung Foundry (SFF) được tổ chức tại San Jose vào ngày 12-13 tháng 6.
Trong số đó, SF2Z là nút xử lý 2 nanomet kết hợp công nghệ mạng cung cấp điện mặt sau (BSPDN) được tối ưu hóa để loại bỏ tắc nghẽn giữa đường dây điện và đường tín hiệu bằng cách đặt các đường ray điện ở mặt sau của tấm bán dẫn.
Samsung xác nhận sẽ áp dụng công nghệ BSPDN cho SF2Z, có thể tăng công suất, hiệu suất và diện tích (PPA) so với nút SF2 2nm thế hệ đầu tiên, đồng thời giảm đáng kể hiện tượng sụt áp và cải thiện hiệu suất của các thiết kế HPC (kiến trúc điện toán hiệu năng cao). ). .
Đồng thời, SF4U là nút quy trình 4nm được tăng cường PPA sử dụng công nghệ thu nhỏ quang học, cho phép thu nhỏ các thiết kế chip chip hiện có mà không cần thay đổi lớn về kiến trúc.
Nút 4nm mới dự kiến sẽ được đưa vào sản xuất vào năm 2025, trong khi nút 2nm dự kiến sẽ được đưa vào sản xuất vào năm 2027. Hai nút này chủ yếu được sử dụng cho chip AI và HPC (điện toán hiệu năng cao). Tuy nhiên, Samsung dự kiến sẽ áp dụng quy trình đúc chip vào chip điện thoại thông minh.
Nhà máy sản xuất chip Samsung ở Hwaseong, Hàn Quốc. hình ảnh: SAMSUNG
Công ty Hàn Quốc cho biết hai nút quy trình cải tiến này đang là bước đệm hướng tới nút 1,4nm (SF1.4). Công ty đang tích cực định hình tương lai của công nghệ đúc dưới 1,4nm thông qua các vật liệu và cấu trúc được cải tiến.
Các nút xử lý nano tỷ lệ thuận với kích thước bóng bán dẫn. Các bóng bán dẫn nhỏ hơn cho phép đóng gói nhiều bóng bán dẫn hơn vào một con chip, cải thiện hiệu suất và giảm mức tiêu thụ điện năng.
